在AI算力驅(qū)動(dòng)下的半導(dǎo)體產(chǎn)業(yè)正快速步入復(fù)雜系統(tǒng)時(shí)代，芯片的制造也逐步陷入極具挑戰(zhàn)的“精密陷阱”。EUV光刻技術(shù)的持續(xù)進(jìn)階，使芯片的最小線寬不斷收縮，對(duì)材料最小缺陷尺寸的要求也逐漸逼近10nm以下。這就意味著在未來的先進(jìn)工藝節(jié)點(diǎn)中，任何一個(gè)未被檢測(cè)到的微小顆粒，都可能成為致命缺陷，從而直接影響芯片功能與良率。

面對(duì)“失之毫厘，差之千里”的挑戰(zhàn)，量檢測(cè)技術(shù)的角色正在發(fā)生重要的轉(zhuǎn)變。過去，量檢測(cè)是工藝完成后的“閱卷老師”；而在3D集成與先進(jìn)封裝縱橫交錯(cuò)的今天，它已變身為進(jìn)入下一代節(jié)點(diǎn)的“前提條件”。

基于對(duì)半導(dǎo)體行業(yè)的深刻洞察和前瞻布局，國(guó)內(nèi)量測(cè)與檢測(cè)領(lǐng)域的領(lǐng)軍企業(yè)中安半導(dǎo)體在SEMICON China 2026期間推出了新一代顆粒檢測(cè)設(shè)備ZP8，并同步祭出面向3D集成與襯底環(huán)節(jié)的兩套系統(tǒng)方案，試圖在微觀世界的荒原中，為行業(yè)筑起一道精密的“良率長(zhǎng)城”。

ZP8：挑戰(zhàn)10.5nm探測(cè)精度

長(zhǎng)期以來，先進(jìn)制程下的高靈敏缺陷檢測(cè)始終是國(guó)產(chǎn)設(shè)備的隱痛。然而在國(guó)際廠商長(zhǎng)期盤踞的腹地，中安ZP系列展現(xiàn)了極具壓迫感的迭代節(jié)奏，據(jù)中安半導(dǎo)體市場(chǎng)應(yīng)用VP初新堂先生的介紹，從2024年到2025年，中安的無圖形缺陷檢測(cè)設(shè)備保持半年一代的產(chǎn)品迭代節(jié)奏，短短一年就實(shí)現(xiàn)了檢測(cè)靈敏度從26nm到17nm再到12.5nm的跨越式跳變。

中安半導(dǎo)體市場(chǎng)應(yīng)用VP初新堂

此次發(fā)布的ZP8更是暴力破局，最佳檢測(cè)靈敏度可達(dá)10.5nm，充分滿足硅片廠以及晶圓廠研發(fā)環(huán)節(jié)的嚴(yán)格需求。

ZP8能夠精準(zhǔn)鎖定制程中的致命缺陷，并非依賴單一環(huán)節(jié)的技術(shù)突破，而是通過多維度工程協(xié)同來實(shí)現(xiàn)性能躍遷：包括對(duì)激光系統(tǒng)的優(yōu)化設(shè)計(jì)、針對(duì)高分辨率需求定制的特殊物鏡結(jié)構(gòu)、具備極高穩(wěn)定性的高精度轉(zhuǎn)臺(tái)系統(tǒng)，以及圖像傳感器與深度學(xué)習(xí)算法的融合應(yīng)用，這種“光學(xué)+機(jī)械+算法”的系統(tǒng)級(jí)優(yōu)化，使其能夠在裸硅片（Bare Wafer）上實(shí)現(xiàn)對(duì)超微小缺陷的穩(wěn)定捕獲。

在這些關(guān)鍵使能技術(shù)的共同作用下，ZP8在性能指標(biāo)上實(shí)現(xiàn)了對(duì)10.5nm級(jí)缺陷的穩(wěn)定檢測(cè)，這意味著ZP8不僅在實(shí)驗(yàn)室條件下具備先進(jìn)節(jié)點(diǎn)檢測(cè)能力，更在量產(chǎn)環(huán)境中具備可落地的穩(wěn)定性與可靠性。

在關(guān)鍵層驗(yàn)證結(jié)果上，ZP8同樣給出了較為有說服力的實(shí)測(cè)表現(xiàn)，對(duì)比傳統(tǒng) TOR 檢測(cè)結(jié)果可以看到，在多個(gè)典型工藝層中，ZP8在缺陷分布識(shí)別與一致性上均展現(xiàn)出較高可靠性：在裸片層（BARE）上匹配率達(dá)到約98%，相關(guān)性R²為0.96；用于先進(jìn)工藝的HKMG材料（如TiAl，TaN，TiN）等關(guān)鍵薄膜層中，這意味著其檢測(cè)結(jié)果與參考標(biāo)準(zhǔn)之間已具備高度一致性；整體來看，這組數(shù)據(jù)不僅驗(yàn)證了ZP8在不同材料體系與工藝層中的適應(yīng)能力，也說明其檢測(cè)結(jié)果在統(tǒng)計(jì)意義上具備較強(qiáng)穩(wěn)定性與可重復(fù)性，從而為先進(jìn)制程中的良率分析與工藝優(yōu)化提供了可靠的數(shù)據(jù)基礎(chǔ)。

從應(yīng)用場(chǎng)景來看，ZP8展現(xiàn)了極強(qiáng)的通用性與技術(shù)延展：它不僅實(shí)現(xiàn)了從襯底制造（Wafer House）到先進(jìn)封裝的全產(chǎn)業(yè)鏈覆蓋，更深層賦能先進(jìn)制程研發(fā)與大批量生產(chǎn)（HVM），通過對(duì)成膜、CMP、刻蝕等核心工序機(jī)臺(tái)的微粒缺陷監(jiān)控與質(zhì)量閉環(huán)，在支撐前沿研發(fā)突破的同時(shí)，穩(wěn)步筑起大規(guī)模量產(chǎn)環(huán)境下的良率長(zhǎng)城。

與此同時(shí)，中安半導(dǎo)體也對(duì)后續(xù)技術(shù)路線給出了清晰規(guī)劃：公司計(jì)劃于明年推出面向15nmHVM（大規(guī)模量產(chǎn)）的新一代設(shè)備。

跨越維度的良率守護(hù)：

針對(duì)3D堆疊問題而生的 IPD 能力

如果說ZP8旨在攻克“極限尺度下的缺陷捕捉”，那么在器件結(jié)構(gòu)全面邁向3D集成的今天，量檢測(cè)的另一大核心戰(zhàn)場(chǎng)，則是如何對(duì)復(fù)雜多層結(jié)構(gòu)中的全局形貌（Global Shape）、應(yīng)力（Stress）及其導(dǎo)致的套刻誤差（Overlay）建立系統(tǒng)性理解。

從行業(yè)發(fā)展趨勢(shì)來看，無論是邏輯芯片中的背面供電網(wǎng)絡(luò)（BSPDN）、NAND向數(shù)百層堆疊的持續(xù)推進(jìn)，還是DRAM三維化演進(jìn)，都指向了“微縮+鍵合”這一核心工藝路徑。異質(zhì)集成架構(gòu)在釋放性能潛力的同時(shí)，也將Overlay推向了良率控制的風(fēng)口浪尖。

在復(fù)雜的制造流程中，晶圓在歷經(jīng)Edge Trim、研磨、等離子活化及CMP等多道工序后，會(huì)累積顯著的形貌畸變。而這些“過程變量”最終都會(huì)在鍵合后的Overlay誤差中被放大體現(xiàn)。正如中安半導(dǎo)體市場(chǎng)應(yīng)用VP初新堂所指出，在鍵合環(huán)節(jié)中，“Bonding Overlay”與“Post-Bonding Litho Overlay”是兩個(gè)必須重點(diǎn)關(guān)注的關(guān)鍵節(jié)點(diǎn)，它們分別對(duì)應(yīng)過程控制與結(jié)果驗(yàn)證的核心抓手。

面對(duì)上述挑戰(zhàn)，中安半導(dǎo)體打破了“事后檢測(cè)”的傳統(tǒng)范式，創(chuàng)新性地引入了IPD（in plane displacement）算法，其核心邏輯在于：通過ZAS WGT量測(cè)系統(tǒng)對(duì)晶圓全局形變與厚度分布進(jìn)行高精度采集，并將這些真實(shí)工藝數(shù)據(jù)引入鍵合環(huán)節(jié)以及后續(xù)光刻環(huán)節(jié)的Overlay分析模型中，從而實(shí)現(xiàn)對(duì)鍵合后以及光刻后Overlay偏差的提前預(yù)判。

從結(jié)果來看，其IPD預(yù)測(cè)結(jié)果與實(shí)際Overlay測(cè)量數(shù)據(jù)之間的相關(guān)性遠(yuǎn)超行業(yè)傳統(tǒng)方案。

中安半導(dǎo)體所推出的IPD解決方案，本質(zhì)上代表著量檢測(cè)范式的一次躍遷，即從“測(cè)量已經(jīng)發(fā)生的結(jié)果”，走向“預(yù)測(cè)尚未發(fā)生的誤差”，使其能夠在工藝流程尚未完成之前，就對(duì)潛在問題進(jìn)行識(shí)別與干預(yù)，從而顯著降低試錯(cuò)成本并提升整體制造效率。

良率管控的源頭前移：

在襯底階段鎖定先進(jìn)制程成功率

在邏輯芯片邁向5nm、3nm乃至更先進(jìn)節(jié)點(diǎn)的過程中，一個(gè)常被忽視但至關(guān)重要的變量，是襯底本身的物理特性，尤其是超平晶圓（Super Flat Wafer）的質(zhì)量，已成為決定光刻工藝良率上限的隱形基石。

中安在此次發(fā)布會(huì)上展示的襯底量化解決方案，正是針對(duì)這一“隱形門檻”的系統(tǒng)回應(yīng)。

在關(guān)鍵指標(biāo)上，中安半導(dǎo)體通過自研的光學(xué)技術(shù)，已成功將襯底微粗糙度（Roughness）的檢測(cè)極限穩(wěn)定控制在1.5nm以內(nèi)。意味著其在質(zhì)量檢測(cè)能力上已具備進(jìn)入高端市場(chǎng)的基礎(chǔ)；與此同時(shí)，針對(duì)5nm/3nm制程對(duì)位置精度的更高要求，中安也在規(guī)劃WGT300系列產(chǎn)品的進(jìn)一步升級(jí)，以滿足超平晶圓在空間精度上的嚴(yán)苛需求。

相比前沿制程的刀光劍影，襯底量測(cè)看似基礎(chǔ)，實(shí)則具有“先手定勝負(fù)”的戰(zhàn)略意義。在先進(jìn)制程中，一個(gè)越來越清晰的趨勢(shì)是：很多良率問題，其實(shí)在晶圓進(jìn)入Fab之前就已經(jīng)決定了。

從晶圓制造流程來看，從線切（Wire Saw）、研磨（Grinding）、拋光（CMP）到外延生長(zhǎng)（Epi），每一個(gè)環(huán)節(jié)都會(huì)對(duì)晶圓的平整度（Flatness）、厚度均勻性（Thickness）以及應(yīng)力（Stress）分布產(chǎn)生持續(xù)疊加的影響，而這些參數(shù)一旦在早期階段偏離控制窗口，在后續(xù)高精度工藝中往往會(huì)被指數(shù)級(jí)放大，最終以O(shè)verlay失配、對(duì)焦漂移甚至良率損失的形式體現(xiàn)出來。因此，通過高精度量測(cè)手段在襯底階段對(duì)這些關(guān)鍵指標(biāo)進(jìn)行前置控制，本質(zhì)上是在“提前鎖定良率上限”，將原本需要在Fab內(nèi)部反復(fù)調(diào)試的問題，前移到更低成本、更高可控性的階段解決，從而為客戶構(gòu)建起最具成本效益的質(zhì)量護(hù)城河。

也正是基于這一深層洞察，中安半導(dǎo)體的布局已跨越單點(diǎn)設(shè)備的范疇，構(gòu)建起一套深度契合“形貌—應(yīng)力—良率”傳導(dǎo)鏈條的系統(tǒng)化量測(cè)矩陣。從產(chǎn)品體系來看，目前中安在有圖形晶圓幾何形貌量測(cè)領(lǐng)域已經(jīng)形成較為完整的工具矩陣。

整體來看，WGT300系列在應(yīng)用側(cè)能實(shí)現(xiàn)從IC制造、HBM 與鍵合工藝，延伸至上游硅片廠的全流程覆蓋，顯示出其在晶圓形貌量測(cè)領(lǐng)域逐步走向平臺(tái)化與體系化布局。

總結(jié)

當(dāng)工藝復(fù)雜度不斷提升、變量數(shù)量呈指數(shù)級(jí)增長(zhǎng)時(shí)，僅依賴單一環(huán)節(jié)的優(yōu)化已經(jīng)無法支撐高良率生產(chǎn)，唯有構(gòu)建系統(tǒng)級(jí)的數(shù)據(jù)整合與全閉環(huán)控制架構(gòu)，方能在高度復(fù)雜的制造系統(tǒng)中保持穩(wěn)定良率。

此次中安半導(dǎo)體重磅發(fā)布了10.5nm靈敏度——ZP8顆粒缺陷檢測(cè)設(shè)備，并同步展示了深度契合3D集成趨勢(shì)的IPD預(yù)測(cè)方案，以及貫穿硅片制造全流程的WGT襯底量測(cè)體系。中安正以ZP8的技術(shù)突破為核心錨點(diǎn)，構(gòu)建起一套橫跨材料研發(fā)、前道制程及先進(jìn)封裝的“全流程良率控制生態(tài)”。通過不同維度量檢測(cè)設(shè)備間的數(shù)據(jù)聯(lián)通與能力協(xié)同，中安不僅提供了極致的缺陷捕捉能力，也達(dá)成了對(duì)制造全生命周期的系統(tǒng)性洞察與動(dòng)態(tài)閉環(huán)優(yōu)化。

“從發(fā)現(xiàn)問題走向提前避免問題，從事后修正走向過程控制”。在追求極限良率的征途中，中安半導(dǎo)體基于這種系統(tǒng)性的理解力，驅(qū)動(dòng)著中國(guó)半導(dǎo)體高端設(shè)備實(shí)現(xiàn)從“功能替代”向“能力引領(lǐng)”的質(zhì)變躍遷。